FPGA, Altera, 5CGXFC3B7F23C8N, Cyclone V GX, 31500 Portes, 31500 Cellules, 11900 Blocs, FBGA 484.
- Code commande RS:
- 830-3562
- Référence fabricant:
- 5CGXFC3B7F23C8N
- Marque:
- Altera
Indisponible
RS n'aura plus ce produit en stock.
- Code commande RS:
- 830-3562
- Référence fabricant:
- 5CGXFC3B7F23C8N
- Marque:
- Altera
Caractéristiques techniques
Documentation technique
Législation et Conformité
Détail produit
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout | Attribut | Valeur |
|---|---|---|
| Marque | Altera | |
| Série | Cyclone V GX | |
| Nombre de portes logiques | 31500 | |
| Nombre de cellules logiques | 31500 | |
| Nombre d'unités logiques | 11900 | |
| DSP dédié | Oui | |
| Nombre de registres | 47600 | |
| Nombre de multiplieurs | 102 (18 x 18) | |
| Type de montage | CMS | |
| Type de boîtier | FBGA | |
| Nombre de broches | 484 | |
| Nombre de bits de RAM | 1381376 | |
| Longueur | 23mm | |
| Température de fonctionnement minimum | 0 °C | |
| Largeur | 23mm | |
| Tension d'alimentation de fonctionnement minimum | 1,07 V | |
| Tension d'alimentation fonctionnement maximum | 1,13 V | |
| Température d'utilisation maximum | +85 °C | |
| Sélectionner tout | ||
|---|---|---|
Marque Altera | ||
Série Cyclone V GX | ||
Nombre de portes logiques 31500 | ||
Nombre de cellules logiques 31500 | ||
Nombre d'unités logiques 11900 | ||
DSP dédié Oui | ||
Nombre de registres 47600 | ||
Nombre de multiplieurs 102 (18 x 18) | ||
Type de montage CMS | ||
Type de boîtier FBGA | ||
Nombre de broches 484 | ||
Nombre de bits de RAM 1381376 | ||
Longueur 23mm | ||
Température de fonctionnement minimum 0 °C | ||
Largeur 23mm | ||
Tension d'alimentation de fonctionnement minimum 1,07 V | ||
Tension d'alimentation fonctionnement maximum 1,13 V | ||
Température d'utilisation maximum +85 °C | ||
Cyclone FPGA, Altera
Un FPGA est un dispositif à semi-conducteurs composé d'une matrice de blocs logiques configurables (CLB) connectés par des interconnexions programmables. L'utilisateur détermine ces interconnexions en programmant la mémoire SRAM. Un CLB peut être simple (portes AND, OR, etc.) ou complexe (un bloc de RAM). Le FPGA permet d'apporter des modifications à une conception même après le soudage du dispositif sur un circuit imprimé.