- Code commande RS:
- 134-6435
- Référence fabricant:
- 410-299
- Marque:
- Digilent
19 pour livraison dès le lendemain (stock France)
6 Sous 2 jour(s) (stock Europe)
Ajouté
Prix pour la pièce
54,97 €
HT
65,96 €
TTC
Unité | Prix par unité |
1 + | 54,97 € |
- Code commande RS:
- 134-6435
- Référence fabricant:
- 410-299
- Marque:
- Digilent
Documentation technique
Législation et Conformité
Détail produit
Câble de programmation de FPGA JTAG-HS3
Le câble de programmation JTAG-HS3 permet la programmation et le débogage ultrarapides des circuits FPGA et SoC Xilinx depuis un PC hôte.
Caractéristiques
Tensions de signal JTAG à entraînement Vref séparé
Vref peut correspondre à n'importe quelle tension entre +1,8 et +5 V
Le port USB 2.0 HS entraîne le bus JTAG jusqu'à 30 Mb/s
Compatible avec Xilinx ISE 14.1 et plus récent
Compatible avec Xilinx Vivado 2013.3 et plus récent
Connecteur PC : MicroUSB
Connecteur JTAG : 2 x 7 broches 2 mm
Le tampon à drain ouvert sur la broche 14 permet de réinitialiser le processeur de la plate-forme Xilinx Zynq
Vref peut correspondre à n'importe quelle tension entre +1,8 et +5 V
Le port USB 2.0 HS entraîne le bus JTAG jusqu'à 30 Mb/s
Compatible avec Xilinx ISE 14.1 et plus récent
Compatible avec Xilinx Vivado 2013.3 et plus récent
Connecteur PC : MicroUSB
Connecteur JTAG : 2 x 7 broches 2 mm
Le tampon à drain ouvert sur la broche 14 permet de réinitialiser le processeur de la plate-forme Xilinx Zynq
Périphériques cibles pris en charge
FPGA Xilinx
Xilinx Zynq-7000
CPLD Xilinx CoolRunner™/CoolRunner-II
PROM de configuration d'ISP Flash de plate-forme Xilinx
PROM SPI tiers sélectionnés
PROM BPI tiers sélectionnés
Périphériques cibles non pris en charge
CPLD Xilinx 9500/9500XL
PROM de configuration ISP Xilinx 1700 et 18V00
Programmation eFUSE de FPGA Xilinx
Note
Ce câble n'est pas nécessaire pour les cartes FPGA Digilent Xilinx, car elles intègrent cette fonctionnalité.
fourni avec
Cordon USB
Un FPGA est un dispositif à semi-conducteurs composé d'une matrice de blocs logiques configurables (CLB) connectés par des interconnexions programmables. L'utilisateur détermine ces interconnexions en programmant la mémoire SRAM. Un CLB peut être simple (portes AND, OR, etc.) ou complexe (un bloc de RAM). Le FPGA permet d'apporter des modifications à une conception même après le soudage du dispositif sur un circuit imprimé.
Caractéristiques techniques
Attribut | Valeur |
---|---|
Pour être utilisé avec | JTAG-HS3, Outil Xilinx |
- Code commande RS:
- 134-6435
- Référence fabricant:
- 410-299
- Marque:
- Digilent