Buffer d'horloge PLL CY2305SXI-1H, 9 SOIC 8 broches

Plage de fonctionnement de 10 à 100 / 133 MHz, compatible avec les fréquences de bus de processeur et PCI
Délai de propagation d'entrée-sortie nul
Gigue cycle à cycle typique de 60 ps (entraînement élevé)
Plusieurs sorties à faible inclinaison
Inclinaison de sortie vers sortie typique de 85 ps
Une entrée entraîne cinq sorties (CY2305)
Une entrée entraîne neuf sorties, regroupées en 4 + 4 + 1 (CY2309)
Compatible avec les systèmes à base de Pentium
Mode de test pour contourner la boucle à verrouillage de phase (PLL) (CY2309)
Boîtiers :
Boîtier SOIC 150 mil 8 broches (CY2305)
SOIC 150 mil 16 broches ou TSSOP 4,4 mm (CY2309)
Fonctionnement 3,3 V.
Plages de températures commerciales et industrielles