Buffer d'horloge PLL CY23EP05SXI-1H, 1 SOIC 8 broches

La version -1H fonctionne jusqu'à 220 (200) MHz à 3,3 V (2,5 V) et est dotée d'un entraînement plus élevé que les -1 dispositifs. Toutes les pièces sont dotées de PLL intégrés qui se verrouillent à une horloge d'entrée sur la broche REF. Le retour de boucle à verrouillage de phase (PLL) est intégré et est obtenu à partir du tampon CLKOUT. Il existe deux rangées de quatre sorties chacune, qui peuvent être contrôlées par les entrées de sélection. Si toutes les horloges de sortie ne sont pas nécessaires, la rangée B peut être triée. Les entrées de sélection permettent également d'appliquer directement l'horloge d'entrée aux sorties à des fins de test de circuit et de système. Le PLL entre en mode de mise hors tension lorsqu'il n'y a pas de bords montants sur l'entrée REF (moins de ∼2 MHz). Dans cet état, les sorties sont à trois états et le PLL est désactivé, ce qui entraîne moins de 25 μA de courant. Dans le cas spécial lorsque S2:S1 est 1:0, le PLL est contourné et la REF est sortie de c.c. à la fréquence maximale admissible. La pièce se comporte comme une mémoire tampon de temporisation sans zéro dans ce mode, et les sorties ne sont pas triées.