Transceiver à interface tension 74LVXC, TSSOP, CMS, 8 bits, 24 broches

Ce produit n’est plus distribué

Documentation technique

Logique CMOS avancée basse tension.
Tension d'utilisation +2,7 → +5,5.
Compatibilité : Entrée LVTTL/TTL, Sortie LVTTL

Famille 74LVX

Attribut	Valeur
Famille logique	74LVXC
Fonction logique	Transceiver à interface tension
Nombre d'éléments par circuit	18
Nombre de canaux par circuit	8
Polarité	Sans inversion
Type de montage	CMS
Type de boîtier	TSSOP
Nombre de broches	24
Niveau d'entrée	TTL
Niveau de sortie	TTL
Courant de sortie niveau haut maximum	-24mA
Tension de sortie niveau bas maximum	24mA
Délai de propagation maximum @ capacité de charge maximum	9ns
Largeur	4.4mm
Tension d'alimentation fonctionnement maximum	3,6 V, 5,5 V
Condition de test du délai du propagation	50pF
Température d'utilisation maximum	+85 °C
Longueur	7.8mm
Dimensions	7.8 x 4.4 x 0.9mm
Température de fonctionnement minimum	-40 °C
Hauteur	0.9mm
Tension d'alimentation de fonctionnement minimum	2,7 V, 3 V