- Code commande RS:
- 865-1439
- Référence fabricant:
- Si53119-EK
- Marque:
- Skyworks Solutions Inc
Ce produit n’est plus distribué
- Code commande RS:
- 865-1439
- Référence fabricant:
- Si53119-EK
- Marque:
- Skyworks Solutions Inc
Documentation technique
Législation et Conformité
Détail produit
Carte d'évaluation pour tampon d'horloge PCIe 19 sorties Si53119, Silicon Laboratories
Le Si53119-EK de Silicon Laboratories est un kit de développement et d'horloge PCIe offrant un haut niveau de performance par watt pour les applications d'horloge nécessaires pour répondre aux exigences des normes PCI Express® Gen 1 / 2 / 3. Ces générateurs d'horloge et tampons ont une puissance deux fois inférieure et sont capables de fournir jusqu'à 50 % de marge par rapport aux spécifications de gigue PCI Express. Les générateurs d'horloge et tampons PCIe Si53119-EK de Silicon Labs intègrent entièrement des résistances de terminaison, réduisent le coût de la liste de nomenclature, les exigences d'espace sur la carte et la complexité de la conception.
Le Si53119 est un tampon d'horloge différentielle HCSL de faible consommation, 19 sorties, qui répond à toutes les exigences de performance de la spécification Intel DB1200ZL.
Le Si53119 est un tampon d'horloge différentielle HCSL de faible consommation, 19 sorties, qui répond à toutes les exigences de performance de la spécification Intel DB1200ZL.
Dix-neuf sorties 0,7 V, faible consommation, push-pull, compatibles HCSL PCIe Gen 3
Fonctionnement PLL 100 MHz/133 MHz, prise en charge PCIe et QPI
La programmation SW SMBUS de largeur de bande PLL est prioritaire sur la valeur de verrouillage de la broche HW
9 adresses SMBUS sélectionnables
Adresse SMBus configurable pour accueillir plusieurs mémoires tampon dans un fonctionnement en tension d'alimentation 3,3 V pour réseau de contrôle simple
Tension VDDIO séparée pour les sorties
Mode PLL ou de dérivation
Etalement de spectre tolérable
Tension d'alimentation d'E/S de 1,05 à 3,3 V
Déformation sortie à sortie de 50 ps
Gigue cycle à cycle de 50 ps (mode PLL)
Faible phase de gigue (compatible Intel® QPI, PCIe Gen 1/Gen 2/Gen 3)
Temporisation entrée à sortie de 100 ps
Température étendue : -40 à 85 °C
QFN 72 broches
Fonctionnement PLL 100 MHz/133 MHz, prise en charge PCIe et QPI
La programmation SW SMBUS de largeur de bande PLL est prioritaire sur la valeur de verrouillage de la broche HW
9 adresses SMBUS sélectionnables
Adresse SMBus configurable pour accueillir plusieurs mémoires tampon dans un fonctionnement en tension d'alimentation 3,3 V pour réseau de contrôle simple
Tension VDDIO séparée pour les sorties
Mode PLL ou de dérivation
Etalement de spectre tolérable
Tension d'alimentation d'E/S de 1,05 à 3,3 V
Déformation sortie à sortie de 50 ps
Gigue cycle à cycle de 50 ps (mode PLL)
Faible phase de gigue (compatible Intel® QPI, PCIe Gen 1/Gen 2/Gen 3)
Temporisation entrée à sortie de 100 ps
Température étendue : -40 à 85 °C
QFN 72 broches
Caractéristiques techniques
Attribut | Valeur |
---|---|
Fonction d'horloge/de timer | Mémoire tampon d'horloge |
Classification du kit | Carte d'évaluation |
Dispositif | Si53119 |