SDRAM, W9751G8KB25I, 512Mbit, WBGA 60 broches

Le W9751G8KB est une SDRAM DDR2 de 512 Mo et une vitesse impliquant -18/-25 / 25 I et -3.

Architecture à double vitesse de transmission : deux transferts de données par cycle d'horloge
Latence CAS : 3, 4, 5, 6 et 7
Longueur du train d'ondes : 4 et 8
Strobes de données différentielles bidirectionnels (DQS et /DQS) transmis ou reçus avec des données
Bord aligné avec lecture de données et centre aligné avec écriture de données
DLL aligne les transitions DQ et DQS avec l'horloge
Entrées d'horloge différentielle (CLK et /CLK)
Masques de données (DM) pour écriture de données
Les commandes entrées sur chaque bord CLK positif, les données et le masque de données sont référencées aux deux bords de /DQS
Latence additive programmable /CAS prise en charge pour rendre l'efficacité du bus de commande et de données
Latence de lecture = latence additive plus latence CAS (RL = AL + CL)
Réglage de l'impédance du pilote hors puce (OCD) et terminaison intégrée (ODT) pour une meilleure qualité de signal
Fonctionnement de la précharge automatique pour lire et écrire des trains d'ondes
Modes actualisation automatique et autoactualisation
Mise hors tension préchargée et mise hors tension active
Masque de données d'écriture
Latence d'écriture = latence de lecture - 1 (WL = RL - 1)
Interface : SSTL_18