Digilent, 410-299, pour JTAG-HS3, Outil Xilinx

Le câble de programmation JTAG-HS3 permet la programmation et le débogage ultrarapides des circuits FPGA et SoC Xilinx depuis un PC hôte.

• Tensions de signal JTAG à entraînement Vref séparé
• Vref peut correspondre à n'importe quelle tension entre +1,8 et +5 V
• Le port USB 2.0 HS entraîne le bus JTAG jusqu'à 30 Mb/s
• Compatible avec Xilinx ISE 14.1 et plus récent
• Compatible avec Xilinx Vivado 2013.3 et plus récent
• Connecteur PC : MicroUSB
• Connecteur JTAG : 2 x 7 broches 2 mm
• Le tampon à drain ouvert sur la broche 14 permet de réinitialiser le processeur de la plate-forme Xilinx Zynq

• FPGA Xilinx

• CPLD Xilinx 9500/9500XL

Ce câble n'est pas nécessaire pour les cartes FPGA Digilent Xilinx, car elles intègrent cette fonctionnalité.

Cordon USB

Un FPGA est un dispositif à semi-conducteurs composé d'une matrice de blocs logiques configurables (CLB) connectés par des interconnexions programmables. L'utilisateur détermine ces interconnexions en programmant la mémoire SRAM. Un CLB peut être simple (portes AND, OR, etc.) ou complexe (un bloc de RAM). Le FPGA permet d'apporter des modifications à une conception même après le soudage du dispositif sur un circuit imprimé.