Butée 9DB106BGLFT, TSSOP 28 broches

La mémoire tampon Renesas Electronics à temporisation nulle prend en charge les exigences de synchronisation PCIe Gen1 et Gen2. Le est commandé par une paire de sortie SRC différentielle d'un générateur d'horloge principal conforme IDT. Il atténue la gigue sur l'horloge d'entrée et dispose d'une largeur de bande PLL sélectionnable pour maximiser les performances dans les systèmes avec ou sans horloge de spectre étalée. Une interface SMBus permet de contrôler la largeur de bande PLL et les options de dérivation, tandis que 2 broches de demande d'horloge sont adaptées pour les applications de carte Express.

La largeur de bande pll sélectionnable minimise le piécage de gigue dans les PLL en aval
Diffusion de pistes compatibles à spectre étalant l'horloge d'entrée pour faible Ier
Les sorties inutilisées de l'interface SMBus peuvent être désactivées