Mémoire tampon d'horloge 9DB102BGLF, TSSOP 20 broches

La mémoire tampon à temporisation zéro de Renesas Electronics prend en charge les exigences d'horloge PCI express. Il est piloté par une paire de sortie SRC différentielle d'une horloge principale conforme ICS CK410/CK505. Il atténue le jitter sur l'horloge d'entrée et est doté d'une largeur de bande PLL sélectionnable pour maximiser les performances dans les systèmes avec ou sans horloge à spectre étendu.

Broche CLKREQ pour les sorties 1 et 4/activation de sortie pour les applications de carte express PLL ou mode de dérivation/PLL peut déterrer l'horloge d'entrée Largeur de bande PLL sélectionnable/minimise la crête de jitter dans le spectre de diffusion en aval de PLL compatible/trace l'horloge d'entrée de diffusion pour une interface SMBus EMI faible/les sorties inutilisées peuvent être désactivées Plage de températures industrielles disponible