Mémoire tampon d'horloge 5PB1108PGGI8, 16-TSSOP 16 broches

Famille de dispositifs tampon d'horloge LVCMOS hautes performances de Renesas Electronics. Il est doté d'un jitter de phase additif de 50 fs RMS. Cinq différentes variantes de sortie de ventilateur sont disponibles. Il prend en charge une fonction d'activation de sortie sans défaut synchrone pour éliminer tout cycle d'horloge de sortie incorrecte intermédiaire potentiel lors de l'activation ou de la désactivation des sorties. Il peut fonctionner à partir d'une alimentation de 1,8 à 3,3 V.

Mémoire tampon d'horloge LVCMOS hautes performances disponible
La tension d'alimentation est comprise entre 1,8 et 3,3 V
Horloge d'entrée tolérant 3,3 V présente