Buffer d'horloge PLL 9DB106BGILFT, TSSOP 28 broches 28 broches

La mémoire tampon différentielle de Renesas Electronics est une mémoire tampon à temporisation nulle qui prend en charge les exigences d'horloge PCIe Gen1 et Gen2. Il est piloté par une paire de sortie SRC différentielle d'un générateur d'horloge principal conforme à IDT CK410 ou CK505. Il atténue le jitter sur l'horloge d'entrée et est doté d'une largeur de bande PLL sélectionnable pour maximiser les performances dans les systèmes avec ou sans horloge de spectre étendu. Une interface SMBus permet de contrôler la largeur de bande PLL et les options de dérivation, tandis que 2 broches de demande d'horloge rendent le dispositif adapté pour les applications de carte express.

L'interface SMBus ou les sorties inutilisées peuvent être désactivées ici.
Compatible avec le spectre étalé ou suivi de l'horloge d'entrée étalée pour faible IEM disponible
PLL ou mode de dérivation ou PLL peut indiquer la présence de l'horloge entrante
Paires de sortie différentielle en mode courant de 6 à 0,7 V