Processeur signal numérique, dsPIC33EP16GS502-I/SO, AEC-Q100 16bit, 60MHz, 16 Ko Flash, 1 (12 x 12 bits) ADC, SOIC 28 .

Voir la catégorie
Actuellement indisponible
Nous ne savons pas si cet article sera de nouveau en stock, il n'est plus vendu par le fabricant.
Options de conditionnement :
Code commande RS:
177-1805
Référence fabricant:
dsPIC33EP16GS502-I/SO
Marque:
Microchip
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout

Marque

Microchip

Fréquence maximum

60MHz

Série

DSPIC

Million d'instructions par seconde

70MIPS

Largeur de bus de données

16bit

Taille de la RAM

2 Ko

Architecture de jeu d'instruction

C

Taille de la mémoire programme

16 Ko

Type de mémoire programme

Flash

Format numérique et arithmétique

ALU

Type de montage

CMS

Type de boîtier

SOIC

Nombre de broches

28

Tension d'alimentation de fonctionnement typique

3,3 V

Nombre de canaux UART

2

Modulation de largeur d'impulsion

1 (5 canaux)

Dimensions

17.9 x 7.5 x 2.35mm

Timer

1 (2 x 32 bits), 1 (5 x 16 bits)

Largeur

7.5mm

Hauteur

2.35mm

Résolution du timer

16 bit, 32bit

Nombre de canaux I2C

2

Nombre de timers

2

Canaux PWM

6

Nombre de canaux SPI

2

Température de fonctionnement minimum

-40 °C

Standard automobile

AEC-Q100

CAN

1 (12 x 12 bits)

Résolution CAN

12bit

Nombre d'entrée CNA

1

Température d'utilisation maximum

+85 °C

Nombre d'unités PWM

1

Longueur

17.9mm

Canaux CAN

12

Pays d'origine :
TH
Le dsPIC33EPXXGS50X est un contrôleur de signal numérique à alimentation à découpage et conversion de puissance numérique. Ces dispositifs offrent des caractéristiques prenant en charge les alimentations à découpage (SMPS) numériques multiboucles courantes et autres applications de conversion de puissance numérique

Conditions d'utilisation :
3 à 3,6 V, -40 à +85 °C, c.c. à 70 MIPS
3 à 3,6 V, -40 à +125 °C, c.c. à 60 MIPS
Architecture de mémoire Flash :
Mémoire Flash de programme de 16 k
Conducteur : processeur dsPIC33E 16 bits
Deux larges accumulateurs de 40 bits
Architecture de code efficace (C et assembleur)
Simple cycle (MAC/MPY) avec double extraction de données
MUL à signe mixte simple cycle plus division matérielle
Prise en charge de la multiplication 32 bits
Deux jeux de registre de travail supplémentaires (réduction de la commutation contextuelle)

Nos clients ont également consulté