FPGA, Lattice Semiconductor, ICE40LP1K-CM49, iCE40 LP, 1280 Cellules, 160 Blocs, UCBGA 49.
- Code commande RS:
- 168-4224
- Référence fabricant:
- ICE40LP1K-CM49
- Marque:
- Lattice Semiconductor
Actuellement indisponible
Nous ne savons pas si cet article sera de nouveau disponible. RS a l'intention de le retirer de son assortiment sous peu.
- Code commande RS:
- 168-4224
- Référence fabricant:
- ICE40LP1K-CM49
- Marque:
- Lattice Semiconductor
Caractéristiques techniques
Documentation technique
Législation et Conformité
Détail produit
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout | Attribut | Valeur |
|---|---|---|
| Marque | Lattice Semiconductor | |
| Série | iCE40 LP | |
| Nombre de cellules logiques | 1280 | |
| Nombre d'unités logiques | 160 | |
| Nombre de registres | 1280 | |
| Type de montage | CMS | |
| Type de boîtier | UCBGA | |
| Nombre de broches | 49 | |
| Nombre de bits de RAM | 64Kbit | |
| Dimensions | 3 x 3 x 0.9mm | |
| Hauteur | 0.9mm | |
| Longueur | 3mm | |
| Température d'utilisation maximum | +85 °C | |
| Tension d'alimentation fonctionnement maximum | 1,26 V | |
| Tension d'alimentation de fonctionnement minimum | 1,14 V | |
| Largeur | 3mm | |
| Température de fonctionnement minimum | -40 °C | |
| Sélectionner tout | ||
|---|---|---|
Marque Lattice Semiconductor | ||
Série iCE40 LP | ||
Nombre de cellules logiques 1280 | ||
Nombre d'unités logiques 160 | ||
Nombre de registres 1280 | ||
Type de montage CMS | ||
Type de boîtier UCBGA | ||
Nombre de broches 49 | ||
Nombre de bits de RAM 64Kbit | ||
Dimensions 3 x 3 x 0.9mm | ||
Hauteur 0.9mm | ||
Longueur 3mm | ||
Température d'utilisation maximum +85 °C | ||
Tension d'alimentation fonctionnement maximum 1,26 V | ||
Tension d'alimentation de fonctionnement minimum 1,14 V | ||
Largeur 3mm | ||
Température de fonctionnement minimum -40 °C | ||
- Pays d'origine :
- KR
Réseaux de porte programmables sur le terrain Lattice Semiconductor
Un FPGA est un dispositif à semi-conducteurs composé d'une matrice de blocs logiques configurables (CLB) connectés par des interconnexions programmables. L'utilisateur détermine ces interconnexions en programmant la mémoire SRAM. Un CLB peut être simple (portes AND, OR, etc.) ou complexe (un bloc de RAM). Le FPGA permet d'apporter des modifications à une conception même après le soudage du dispositif sur un circuit imprimé.