FPGA, Xilinx, XC3S50A-4VQG100C, Spartan-3A, 50000 Portes, 1584 Cellules, 1584 Blocs, VTQFP 100.
- Code commande RS:
- 697-2841
- Référence fabricant:
- XC3S50A-4VQG100C
- Marque:
- Xilinx
Indisponible
RS n'aura plus ce produit en stock.
- Code commande RS:
- 697-2841
- Référence fabricant:
- XC3S50A-4VQG100C
- Marque:
- Xilinx
Caractéristiques techniques
Documentation technique
Législation et Conformité
Détail produit
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout | Attribut | Valeur |
|---|---|---|
| Marque | Xilinx | |
| Série | Spartan-3A | |
| Nombre de portes logiques | 50000 | |
| Nombre de cellules logiques | 1584 | |
| Nombre d'unités logiques | 1584 | |
| Nombre de multiplieurs | 3 (18 x 18) | |
| Type de montage | CMS | |
| Type de boîtier | VTQFP | |
| Nombre de broches | 100 | |
| Nombre de bits de RAM | 11264bit | |
| Dimensions | 14 x 14 x 1mm | |
| Hauteur | 1mm | |
| Longueur | 14mm | |
| Température d'utilisation maximum | +85 °C | |
| Température de fonctionnement minimum | 0 °C | |
| Largeur | 14mm | |
| Tension d'alimentation de fonctionnement minimum | 1,14 V | |
| Tension d'alimentation fonctionnement maximum | 1,26 V | |
| Sélectionner tout | ||
|---|---|---|
Marque Xilinx | ||
Série Spartan-3A | ||
Nombre de portes logiques 50000 | ||
Nombre de cellules logiques 1584 | ||
Nombre d'unités logiques 1584 | ||
Nombre de multiplieurs 3 (18 x 18) | ||
Type de montage CMS | ||
Type de boîtier VTQFP | ||
Nombre de broches 100 | ||
Nombre de bits de RAM 11264bit | ||
Dimensions 14 x 14 x 1mm | ||
Hauteur 1mm | ||
Longueur 14mm | ||
Température d'utilisation maximum +85 °C | ||
Température de fonctionnement minimum 0 °C | ||
Largeur 14mm | ||
Tension d'alimentation de fonctionnement minimum 1,14 V | ||
Tension d'alimentation fonctionnement maximum 1,26 V | ||
Réseaux de porte programmables sur le terrain, Xilinx
Un FPGA est un dispositif à semi-conducteurs composé d'une matrice de blocs logiques configurables (CLB) connectés par des interconnexions programmables. L'utilisateur détermine ces interconnexions en programmant la mémoire SRAM. Un CLB peut être simple (portes AND, OR, etc.) ou complexe (un bloc de RAM). Le FPGA permet d'apporter des modifications à une conception même après le soudage du dispositif sur un circuit imprimé.