Microcontrôleur, 32bit, 32 Ko RAM, 128 Ko, 50MHz, TQFP 48, série AT32

Le microprocesseur AVR32 a un cœur RISC 32 bits hautes performances conçu pour les applications intégrées et sensibles à l'évolution des coûts. Il offre une consommation réduite, une densité de code élevée et d'excellentes performances. Le processeur exécute une unité de protection de mémoire (MPU), ainsi qu'un contrôleur d'interruption rapide et flexible qui permet de prendre en charge les systèmes d'exploitation modernes et en temps réel. L'ensemble d'instructions DSP offre des capacités élevées de calcul.
Pour une exploitation totale de la puissance d'une architecture de 32 bits, l'AVR32 n'est pas compatible en binaire avec les architectures AVR précédentes. Pour atteindre la densité de code élevée, le format d'instruction est flexible et fournit des instructions en 16 bits et 32 bits étendus. Alors que la plupart des instructions sont en 16 bits, de puissantes instructions en 32 bits sont exécutées pour augmenter la performance. Des instructions compactes et étendues peuvent être librement incorporées au flux d'instruction.

Le microcontrôleur système sur puce 32 bits Microchip AT32UC3L est basé sur le processeur RISC AVR32 UC fonctionnant à des fréquences jusqu'à 50 MHz. Il fonctionne sur une alimentation simple de 1,62 à 3,6 V. Le processeur implémente une unité de protection de mémoire (MPU) et un contrôleur d'interruption rapide et flexible pour prendre en charge les systèmes d'exploitation modernes et en temps réel. L'unité d'accès sécurisé (SAU) est utilisée avec le MPU pour fournir la sécurité et l'intégrité requises. Le contrôleur DMA (Peripheral Direct Memory Access) permet les transferts de données entre les périphériques et les mémoires sans intervention du processeur, réduisant également considérablement la surcharge de traitement lors du transfert de flux de données continus et volumineux. Le contrôleur d'interruption externe (EIC) permet de configurer les broches en tant qu'interruptions externes. Le système d'événements périphériques permet aux périphériques de recevoir, de réagir et d'envoyer des événements périphériques sans intervention de l'unité centrale. Le minuteur Watchdog (WDT) réinitialise le dispositif à moins qu'il ne soit régulièrement entretenu par le logiciel.

Unité d'accès sécurisé (SAU) fournissant une protection des périphériques définie par l'utilisateur
Transferts de données à hautes performances sur des bus distincts pour de meilleures performances
Flash haut débit interne de 128 ko
SRAM haute vitesse interne de 32 ko
Verrous de sécurité Flash et zone de configuration définie par l'utilisateur
Service d'interruption à faible latence à vecteur automatique avec priorité programmable
Système d'événements périphériques pour la communication périphérique à périphérique directe
Fréquencemètre (FREQM) pour une mesure précise de la fréquence d'horloge
Six canaux de timer/compteur (TC) 16 bits
Canaux PWM sur toutes les broches d'E/S (PWMA)
Quatre récepteurs/émetteurs synchrones/asynchrones universels (USART)
Une interface de périphérique série maître/esclave (SPI) avec signaux de sélection de puce
Nexus classe 2+ intégré, contrôle d'exécution, données non intrusives et suivi de programme
Type de boîtier TQFP/QFN/TLLGA 48 broches (36 broches GPIO)