32 bit ARM Cortex M0+, ARM Cortex M4 STMicroelectronics, 64 MHz 256ko Clignotant 48 broches, UFQFPN
- Code commande RS:
- 206-6097P
- Référence fabricant:
- STM32WB35CCU6A
- Marque:
- STMicroelectronics
Actuellement indisponible
Nous ne savons pas si cet article sera de nouveau disponible. RS a l'intention de le retirer de son assortiment sous peu.
- Code commande RS:
- 206-6097P
- Référence fabricant:
- STM32WB35CCU6A
- Marque:
- STMicroelectronics
Caractéristiques techniques
Documentation technique
Législation et Conformité
Détail produit
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout | Attribut | Valeur |
|---|---|---|
| Marque | STMicroelectronics | |
| Largeur de bus de données | 32 bit | |
| Cœur du circuit | ARM Cortex M0+, ARM Cortex M4 | |
| Fréquence d'horloge maximum | 64 MHz | |
| Taille de la mémoire programme | 256 ko | |
| Type de mémoire programme | Clignotant | |
| Nombre de broches | 48 | |
| Type de Boitier | UFQFPN | |
| Type de montage | En surface | |
| Série | STM32WB | |
| Sélectionner tout | ||
|---|---|---|
Marque STMicroelectronics | ||
Largeur de bus de données 32 bit | ||
Cœur du circuit ARM Cortex M0+, ARM Cortex M4 | ||
Fréquence d'horloge maximum 64 MHz | ||
Taille de la mémoire programme 256 ko | ||
Type de mémoire programme Clignotant | ||
Nombre de broches 48 | ||
Type de Boitier UFQFPN | ||
Type de montage En surface | ||
Série STM32WB | ||
The STMicroelectronics STM32WB55xx and STM32WB35xx multiprotocol wireless and ultra-low-power devices embed a powerful and ultra-low-power radio compliant with the Bluetooth® Low Energy SIG specification v5.0 and with IEEE 802.15.4-2011. They contain a dedicated Arm® Cortex® -M0+ for performing all the real-time low layer operation.
The devices are designed to be extremely low-power and are based on the high-performance Arm® Cortex®-M4 32-bit RISC core operating at a frequency of up to 64 MHz
The Cortex®-M4 core features a Floating point unit (FPU) single precision
Implements a full set of DSP instructions and a memory protection unit (MPU) that enhances application security