Microchip Microcontrôleur, 8 bit PIC 64kB, 64 MHz, QFP 44 broches Clignotant, série PIC XLP 18Q

Sous-total (1 plateau de 160 unités)*

161,44 €

HT

193,76 €

TTC

Add to Basket
Sélectionner ou entrer la quantité
Temporairement en rupture de stock
  • Expédition à partir du 06 mars 2026
Besoin de plus? Cliquez sur " Vérifier les dates de livraison " pour plus de détails
Unité
Prix par unité
le plateau*
160 +1,009 €161,44 €

*Prix donné à titre indicatif

Code commande RS:
236-8943
Référence fabricant:
PIC18F46Q10-I/PT
Marque:
Microchip
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout

Marque

Microchip

Série

PIC XLP 18Q

Type de produit

Microcontrôleur

Type de Boitier

QFP

Type de montage

Surface

Nombre de broches

44

Cœur du circuit

PIC

Largeur de bus de données

8bit

Taille de la mémoire programme

64kB

Fréquence d'horloge maximum

64MHz

Tension d'alimentation maximum

5.5V

Nombre d'E/S programmables

36

Température minimum de fonctionnement

-40°C

DAC

1 x 5 Bit

Température d'utilisation maximum

85°C

Normes/homologations

REACH, RoHS3

Tension d'alimentation minimum

1.8V

Architecture de jeu d'instruction

RISC

CAN

35 x 10 Bit

Standard automobile

Non

Type de mémoire programme

Clignotant

Le microcontrôleur Microchip est doté de périphériques analogiques, indépendants du noyau et de communication pour une large gamme d'applications à usage général et à faible consommation. Ces dispositifs 28/40/44 broches sont équipés d'un ADC 10 bits avec techniques de diviseur de tension capacitif (CVD) automatisées de calcul (ADC2) pour la détection tactile avancée, la moyenne, le filtrage, le suréchantillonnage et l'exécution de comparaisons de seuil automatiques. Ils offrent également un ensemble de périphériques indépendants du noyau tels que le générateur de forme d'onde complémentaire (CWG), le timer Watchdog à fenêtre (WWDT), le contrôle de redondance cyclique (CRC)/balayage de mémoire, la détection de zéro croisé (ZCD), la cellule logique configurable (CLC) et la sélection de broches périphériques (PPS), offrant une plus grande flexibilité de conception et un coût du système réduit.

Architecture RISC optimisée par compilateur C.

Entrée d'horloge 64 MHz sur toute la gamme VDD

Cycle d'instruction minimum de 62,5 ns

Priorité d'interruption programmable à 2 niveaux

Pile matérielle profonde de 31 niveaux

Trois timers 8 bits (TMR2/4/6) avec timer de limite matérielle (HLT)

Quatre timers 16 bits (TMR 0/1/3/5)

Réinitialisation à la mise sous tension à faible courant (POR)

Minuterie de mise sous tension (PWRT)

Réinitialisation de la sortie marron (BOR)

Option de Bor faible consommation (LPBOR)

Nos clients ont également consulté