MOSFET Microchip canal N, TO-92 350 mA 100 V, 3 broches

Ce transistor (normalement fermé) à mode d'appauvrissement à faible seuil utilise une structure DMOS verticale et un procédé de fabrication éprouvé à grille de silicium. Cette combinaison produit un circuit avec des capacités de gestion de la puissance de transistors bipolaires et avec la haute impédance d'entrée et le coefficient de température positif inhérents aux circuits MOS. Caractéristique de toutes les structures MOS, ce dispositif n'est pas soumis à l'emballement thermique ou à la coupure auxiliaire causée par la chaleur. Les transistors FET DMOS verticaux sont parfaitement adaptés à une large gamme d'applications de commutation et d'amplification, dans lesquelles une très basse tension de seuil, une haute tension de coupure, une forte impédance d'entrée, une faible capacité d'entrée et des commutations rapides sont souhaitées.

Faible seuil de 2 V max.
Impédance d'entrée élevée
Faible capacité d'entrée de 50 pF typique
Vitesses de commutation rapides
Faible résistance à l'état passant
Libre de débitage secondaire
Faible niveau de fuites d'entrée et sortie