AEC-Q100 HC, Mémoire tampon, Driver, Mémoire tampon non inverseuse, 1 bits 3 états, Sans inversion SOIC 20 broches

Voir la catégorie

Sous-total (1 bobine de 1000 unités)*

274,00 €

HT

329,00 €

TTC

Add to Basket
Sélectionner ou entrer la quantité
Informations sur le stock actuellement non accessibles
Unité
Prix par unité
la bobine*
1000 +0,274 €274,00 €

*Prix donné à titre indicatif

Code commande RS:
184-4282
Référence fabricant:
MC74HC541ADWR2G
Marque:
onsemi
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout

Marque

onsemi

Famille logique

HC

Fonction logique

Mémoire tampon, Driver, Mémoire tampon non inverseuse

Interface

CI pour circuit de commande de ligne et mémoire tampon Octal

Nombre de canaux par circuit

1

Type de sortie

3 états

Polarité

Sans inversion

Type de montage

CMS

Type de boîtier

SOIC

Nombre de broches

20

Délai de propagation maximum @ capacité de charge maximum

120ns

Dimensions

12.95 x 7.6 x 2.4mm

Tension d'alimentation de fonctionnement minimum

2 V

Tension d'alimentation fonctionnement maximum

6 V

Condition de test du délai du propagation

10pF

Standard automobile

AEC-Q100

Pays d'origine :
PH
CMOS Silicon-Gate hautes performances, le MC74HC541A est identique à celui du LS541. Les entrées de l'appareil sont compatibles avec les sorties CMOS standard. Les résistances pullup externes les rendent compatibles avec les sorties LSTTL. Le HC541A est un récepteur octal sans inversion de mémoire tampon/ligne pilote/ligne conçu pour être utilisé avec des pilotes d'adresse mémoire à 3 états, des pilotes d'horloge et d'autres systèmes orientés bus. Ce dispositif comporte des entrées et des sorties de part et d'autre du boîtier et deux sorties ANDed active-low sont activées. Le HC541A est similaire à celui du HC540A, qui a des sorties inversées.

Capacité d'entraînement de sortie : 15 charges LSTTL
Sorties Interface directe avec CMOS, NMOS et TTL
Plage de tension de fonctionnement : 2 à 6 V.
Courant d'entrée faible : 1 mA
Caractéristique d'immunité à haut bruit des périphériques CMOS
Complexité de la puce : 134 FET ou 33.5 Gates équivalentes

Nos clients ont également consulté