Contrôleur Ethernet, KSZ8851-16MLLI, BIU, 100BaseTX, 10BaseT, 100Mbps LQFP 3,3 V, 48 broches

Voir la catégorie

Sous-total (1 paquet de 2 unités)*

11,74 €

HT

14,08 €

TTC

Add to Basket
Sélectionner ou entrer la quantité
Temporairement en rupture de stock
  • Expédition à partir du 02 mars 2026
Besoin de plus? Cliquez sur " Vérifier les dates de livraison " pour plus de détails
Unité
Prix par unité
le paquet*
2 +5,87 €11,74 €

*Prix donné à titre indicatif

Options de conditionnement :
Code commande RS:
177-3997
Référence fabricant:
KSZ8851-16MLLI
Marque:
Microchip
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout

Marque

Microchip

Type de réseau physique

100BaseTX, 10BaseT

Interface host

BIU

Interface

CI pour contrôleur

Interface réseau

100BaseTX, 10BaseT

Mode de communication

Duplex intégral, semi duplex

Débit de données

100Mbps

Mode retour de boucle

Interne

Standard supporté

IEEE 802.3u, IEEE 802.3x

Type de montage

CMS

Type de boîtier

LQFP

Nombre de broches

48

Auto-négociation

Oui

Support DMA

Oui

Tension d'alimentation de fonctionnement typique

3,3 V

Dimensions

7.1 x 7.1 x 1.45mm

Température d'utilisation maximum

+85 °C

Température de fonctionnement minimum

-40 °C

Pays d'origine :
US
Le KSZ8851 est un circuit de contrôleur monoport avec une interface de processeur SPI ou non PCI de 8 / 16 / 32 bits. Disponible en boîtiers à 32 / 48 / 128 broches, le KSZ8851 est destiné aux applications nécessitant une connectivité Ethernet haut débit fiable dans les systèmes intégrés traditionnels avec des microprocesseurs ou des microcontrôleurs.

Contrôleur Ethernet MAC et PHY intégré
Conçu pour les applications à hautes performances et haut débit
Prend en charge 10BASE-T/100BASE-TX
Prend en charge la régulation de débit full duplex et la régulation de débit à collision de contre-pression semi-duplex
Prend en charge les transferts de données en rafale DMA-slave en lecture et écriture
Prend en charge la génération et la vérification de somme de contrôle (IPv4)/TCP/UDP/ICMP à en-tête IP
Prend en charge la génération et la vérification de somme de contrôle IPv6 TCP/UDP/ICMP
Génération et vérification automatique de CRC 32 bits
L'interface hôte simple de type SRAM se connecte facilement à la plupart des microprocesseurs intégrés.
Prend en charge les trames de données multiples pour transmettre et recevoir sans bus d'adresse ou signaux d'activation d'octet
Prend en charge à la fois les processeurs Big et Little-Endian

Nos clients ont également consulté