Buffer LVDS, 9DB106BGILF, 6 TTL Buffer, TSSOP, 20 broches

La mémoire tampon à temporisation nulle Renesas Electronics 9DB106 prend en charge les exigences de synchronisation PCIe Gen1 et Gen2. Le 9DB106 est commandé par une paire de sortie SRC différentielle d'un générateur d'horloge principal conforme IDT CK410/CK505. Il atténue la gigue sur l'horloge d'entrée et dispose d'une largeur de bande PLL sélectionnable pour maximiser les performances dans les systèmes avec ou sans horloge Spread-Spectrum. Une interface SMBus permet de contrôler la largeur de bande PLL et les options de dérivation, tandis que 2 broches de demande d'horloge (CLKREQ#) rendent le 9DB106 adapté pour les applications de carte Express.

Paires de sortie différentielle à mode courant 6 - 0,7 V (HCSL)
La broche CLKREQ# pour les sorties 1 et 4 prend en charge la carte Express Applications
Le PLL ou le mode de dérivation/PLL peut dégiver l'horloge entrante
Largeur de bande PLL sélectionnable/minimise le piécage de gigue dans les PLL en aval
Horloge d'entrée d'étalement de spectre compatible/pistes pour faible IEM
L'interface SMBus/sorties inutilisées peut être désactivée
Gigue cycle à cycle < 50 ps
Inclinaison de sortie à sortie < 50 ps