- Code commande RS:
- 504-4831
- Référence fabricant:
- DS90C365AMT/NOPB
- Marque:
- Texas Instruments
10 En stock pour livraison sous 2 jour(s)
Uniquement disponible en livraison standard
Ajouté
Prix pour la pièce
6,07 €
HT
7,28 €
TTC
Unité | Prix par unité |
1 - 9 | 6,07 € |
10 - 49 | 5,12 € |
50 - 99 | 4,76 € |
100 - 249 | 4,55 € |
250 + | 4,36 € |
- Code commande RS:
- 504-4831
- Référence fabricant:
- DS90C365AMT/NOPB
- Marque:
- Texas Instruments
Législation et Conformité
Détail produit
Sérialiseur/désérialiseur FlatLink/FPD-Link, Texas Instruments
Emetteurs LVDS à utiliser avec les liaisons FPD de 24 bits (écran plat) fonctionnant à 65 et 85 MHz.
Entrées LVCMOS/LVTTL
Fonctionnement à faible alimentation de 3,3 V
Horloge de données d'émetteur PLL
Conforme à la norme TIA/EIA-644 LVDS
Fonctionnement à faible alimentation de 3,3 V
Horloge de données d'émetteur PLL
Conforme à la norme TIA/EIA-644 LVDS
Le DS90C365A de Texas Instruments est un remplacement compatible broche à broche pour les DS90C363, DS90C363A et DS90C365. Le DS90C365A est doté de fonctions et d'améliorations supplémentaires, ce qui en fait un remplacement idéal pour les DS90C363, DS90C363A et DS90C365. Famille d'émetteurs LVDS.
Compatible broche à broche avec DS90C363, DS90C363A et DS90C365
Aucune séquence de démarrage spéciale n'est nécessaire entre l'horloge/les données et les broches /PD. Les signaux d'entrée (horloge et données) peuvent être appliqués avant ou après l'alimentation du dispositif.
Prise en charge de la modulation de fréquence à étalement de spectre jusqu'à 100 kHz et des écarts de ±2,5 % de la diffusion centrale ou -5 % de la diffusion vers le bas.
La fonction de "détection d'horloge d'entrée" permet de tirer toutes les paires LVDS vers la logique basse lorsque l'horloge d'entrée est manquante et lorsque la broche /PD est logique haute.
Prise en charge de l'horloge à décalage de 18 à 87,5 MHz
Consommation TX < 146 mW (typ) à 87,5 MHz en niveaux de gris
Mode de mise hors tension TX < 37 uW (typ)
Prend en charge VGA, SVGA, XGA, SXGA (double pixel), SXGA+ (double pixel), UXGA (double pixel).
Le bus étroit réduit la taille et le coût des câbles
Débit jusqu'à 1,785 Gb/s
Largeur de bande jusqu'à 223,125 mégaoctets/s
Dispositifs LVDS à pivotement de 345 mV (typ) pour faible IEM
PLL ne nécessite aucun composant externe
Conforme à la norme TIA/EIA-644 LVDS
Boîtier TSSOP 48 fils bas profil
Aucune séquence de démarrage spéciale n'est nécessaire entre l'horloge/les données et les broches /PD. Les signaux d'entrée (horloge et données) peuvent être appliqués avant ou après l'alimentation du dispositif.
Prise en charge de la modulation de fréquence à étalement de spectre jusqu'à 100 kHz et des écarts de ±2,5 % de la diffusion centrale ou -5 % de la diffusion vers le bas.
La fonction de "détection d'horloge d'entrée" permet de tirer toutes les paires LVDS vers la logique basse lorsque l'horloge d'entrée est manquante et lorsque la broche /PD est logique haute.
Prise en charge de l'horloge à décalage de 18 à 87,5 MHz
Consommation TX < 146 mW (typ) à 87,5 MHz en niveaux de gris
Mode de mise hors tension TX < 37 uW (typ)
Prend en charge VGA, SVGA, XGA, SXGA (double pixel), SXGA+ (double pixel), UXGA (double pixel).
Le bus étroit réduit la taille et le coût des câbles
Débit jusqu'à 1,785 Gb/s
Largeur de bande jusqu'à 223,125 mégaoctets/s
Dispositifs LVDS à pivotement de 345 mV (typ) pour faible IEM
PLL ne nécessite aucun composant externe
Conforme à la norme TIA/EIA-644 LVDS
Boîtier TSSOP 48 fils bas profil
LVDS Communication
La signalisation différentielle à basse tension (LVDS) est un système de signalisation électrique pouvant être exécuté à très hauts débits par l'intermédiaire de câbles de cuivre à paire torsadée bon marché.
Applications : FireWire, SATA, SCSI.
Caractéristiques techniques
Attribut | Valeur |
---|---|
Nombre de drivers | 3 |
Type d'entrée | LVCMOS, LVTTL |
Interface | CI pour émetteur-récepteur |
Type de sortie | Ecran plat |
Taux de transfert de données | 612.5Mbps |
Nombre d'éléments par circuit | 3 |
Type de montage | CMS |
Type de boîtier | TSSOP |
Nombre de broches | 48 |
Dimensions | 12.5 x 6.1 x 0.9mm |
Hauteur | 0.9mm |
Longueur | 12.5mm |
Tension d'alimentation fonctionnement maximum | 3,6 V |
Largeur | 6.1mm |
Température de fonctionnement minimum | -10 °C |
Température d'utilisation maximum | +70 °C |
Tension d'alimentation de fonctionnement minimum | 3 V |
Nos clients ont également consulté
- Transceiver LVDS double LVCMOS LVTTL Driver TSSOP, 14 broches
- Transceiver LVDS LVCMOS LVTTL Transceiver 100Mbps 8 broches
- Transceiver LVDS Quadruple LVCMOS WQFN, 32 broches
- Désérialiseur LVDS LVCMOS SSOP
- Transceiver LVDS 3 Ecran plat 612.5Mbps 48 broches
- Transceiver LVDS double LVCMOS LVTTL Driver SOIC, 14 broches
- Transceiver LVDS LVCMOS MLVDS Transceiver 200Mbps 8 broches
- Transceiver LVDS LVTTL LVTTL 400Mbps