Mémoire flash, 256Mbit, 32M x 8 bits, SPI, BGA, 24 broches

Cette famille de dispositifs se connecte à un système hôte via un SPI. L'entrée et la sortie série SPI simple bit traditionnelles (E/S ou SIO simples) sont
Pris en charge, ainsi que les commandes série en option deux bits (double E/S ou DIO) et quatre bits (quadruple E/S ou qio). Cette interface à plusieurs largeurs
Est appelé SPI multi-E/S ou MIO. En outre, la famille FL-S ajoute la prise en charge des commandes de lecture DDR pour SIO, DIO et qio qui transfèrent
Adresse et lecture des données sur les deux bords de l'horloge.
L'architecture Eclipse est dotée d'un tampon de programmation de page qui permet d'avoir jusqu'à 128 mots (256 octets) ou 256 mots (512 octets)
Programmé en une seule opération, ce qui permet une programmation et un effacement plus faster et efficaces que le programme SPI ou l'effacement de génération précédente
Algorithmes.
L'exécution de code directement à partir de la mémoire Flash est souvent appelée Execute-In-Place ou XIP. En utilisant des dispositifs FL-S à des fréquences d'horloge plus élevées
Pris en charge, avec les commandes qio ou DDR-qio, la vitesse de transfert de lecture d'instruction peut correspondre ou dépasser l'interface parallèle traditionnelle,
Mémoires Flash NOR asynchrones tout en réduisant considérablement le nombre de signaux.
Les produits S25FL128S et S25FL256S offrent des densités élevées couplées à la flexibilité et aux performances rapides requises par une grande variété
D'applications intégrées. Ils sont parfaits pour l'observation de code, le protocole XIP et le stockage de données.