Mémoire flash, SPI NOR, 256 Mo Infineon, 16 broches, SOIC

Cette famille de dispositifs se connecte à un système hôte via un SPI. Les entrées et sorties série SPI un bits (E/S simple ou SIO) traditionnelles sont prises en charge, ainsi que les commandes série à deux bits (E/S double ou DIO) et quatre bits (E/S quadruple ou QIO) en option. Cette interface à largeur multiple s'appelle SPI Multi-E/S ou MIO. En outre, la famille FL-S ajoute la prise en charge des commandes de lecture DDR pour SIO, DIO et QIO qui transfèrent l'adresse et les données de lecture sur les deux bords de l'horloge. L'architecture Eclipse est dotée d'un tampon de programmation de page qui permet de programmer jusqu'à 128 mots (256 octets) ou 256 mots (512 octets) en une seule opération, ce qui se traduit par une programmation et une effacement efficaces plus rapides que le programme SPI de génération précédente ou les algorithmes d'effacement. L'exécution de code directement à partir de la mémoire Flash est souvent appelée Execute-In-Place ou XIP. En utilisant des dispositifs FL-S aux vitesses d'horloge plus élevées prises en charge, avec les commandes QIO ou DDR-QIO, la vitesse de transfert de lecture d'instructions peut correspondre ou dépasser les interfaces parallèles traditionnelles, asynchrones, mémoires flash NOR tout en réduisant considérablement le nombre de signaux. Les produits S25FL128S et S25FL256S offrent des densités élevées couplées à la flexibilité et aux performances rapides requises par une grande variété d'applications intégrées. Ils sont parfaits pour l'ombrage de code, XIP et le stockage de données.