Mémoire flash, 512Mbit, 64 Mb x 8 bits, CFI, SPI, BGA, 24 broches

Le S25FS512S se connecte à un système hôte via une interface de périphérique série (SPI). L'entrée et la sortie série SPI simples traditionnelles (E/S ou SIO simples) sont prises en charge, ainsi que les commandes série Twobit (E/S ou DIO doubles) et Quad I/O (qio) ou Quad PeripheralInterface (QPI) en option. Cette interface à plusieurs largeurs est appelée SPI Multi-I/O ou MIO. En outre, il existe des commandes de lecture à double débit de données (DDR) pour qio et QPI qui transfèrent des données d'adresse et de lecture sur les deux bords de l'horloge. L'architecture FS-S Eclipse est dotée d'un tampon de programmation de page qui permet de programmer jusqu'à 512 octets en une seule opération, ce qui permet une programmation et un effacement efficaces plus faster que les algorithmes de programmation SPI ou d'effacement de génération précédente. L'exécution de code directement à partir de la mémoire Flash est souvent appelée Execute-In-Place ou XIP. En utilisant des dispositifs S25FS512S à des fréquences d'horloge plus élevées prises en charge, avec des commandes Quad ou DDR-Quad, la vitesse de transfert de lecture d'instructions peut correspondre ou dépasser l'interface parallèle traditionnelle, les mémoires flash asynchrones, NOR, tout en réduisant considérablement le nombre de signaux. Les produits S25FS512S offrent des densités élevées couplées avec la flexibilité et des performances rapides requises par une grande variété d'applications mobiles ou intégrées. Ils constituent une excellente solution pour les systèmes à espace limité, les connexions de signal et l'alimentation. Ils sont parfaits pour l'observation forcode de la RAM, l'exécution de code directement (XIP) et le stockage de données reprogrammables.