La série Cypress Semiconductor CY7C1354C est de SRAM à éclatement par canalisation synchrone de 3,3 V, 256 K ´ 36, sans logique de latence de bus, respectivement. Ils sont conçus pour prendre en charge des opérations de lecture/écriture réelles illimitées sans état d'attente. Il est équipé de la logique Advanced nécessaire pour permettre des opérations de lecture/écriture consécutives avec des données transférées à chaque cycle d'horloge.
Compatible broche à broche et fonctionnellement équivalent à ZBT Prend en charge les opérations de bus de 250 MHz avec des états d'attente zéro Les vitesses disponibles sont 250, 200 et 166 MHz Commande de mémoire tampon de sortie auto-temporisée en interne pour éliminer le besoin d'utiliser l'OE asynchrone Entièrement homologué pour le fonctionnement en pipelined Capacité d'écriture d'octets
