SRAM Infineon

Le Cypress Semiconductor CY7C1514KV18 est un SRAM à pipelins synchrones de 1,8 V, équipé d'une architecture QDR II. L'architecture QDR II se compose de deux ports séparés. Port de lecture et port d'écriture pour accéder à la matrice de mémoire. Le port de lecture est doté de sorties de données dédiées pour prendre en charge les opérations de lecture et le port d'écriture est doté d'entrées de données dédiées pour prendre en charge les opérations d'écriture.

Horloge 350 MHz pour une largeur de bande élevée
Rafale de deux mots sur tous les accès
Interfaces de vitesse de transmission de données doubles sur les ports de lecture et d'écriture à 350 MHz
Deux horloges d'entrée pour les données de sortie pour minimiser les erreurs de décalage d'horloge et de temps de vol
Les horloges Echo simplifient la capture de données dans les systèmes haute vitesse
Le bus d'entrée à adresse multiplexée simple verrouille les entrées d'adresse pour les ports de lecture et d'écriture