AEC-Q100 74VHC126FT, 74VHC, 14 broches TSSOP

Le 74VHC125FT et le 74VHC126FT sont des quadruples mémoires tampon de bus CMOS haut débit, fabriquées avec la technologie C2MOS à porte de silicium. Ils permettent d'obtenir un fonctionnement haut débit similaire à un TTL Schottky bipolaire équivalent, tout en conservant la faible puissance dissipée du CMOS. Le 74VHC125FT nécessite de définir l'entrée de commande 3 états G sur haut pour placer la sortie à l'état d'impédance élevée, tandis que le 74VHC126FT nécessite de définir l'entrée de commande G sur bas pour placer la sortie à l'état d'impédance élevée. Un circuit de protection d'entrée garantit que 0 à 5,5 V peuvent être appliqués aux broches d'entrée sans tenir compte de la tension d'alimentation. Ce dispositif peut être utilisé pour relier des systèmes 5 V et 3 V et deux systèmes d'alimentation, tels qu'une batterie de secours. Ce circuit empêche la destruction du dispositif en raison de tensions d'alimentation et d'entrée discordantes.

Large plage de températures : Topr = -40 à 125 °C
Haut débit : temps de propagation = 3,8 ns (typ.) à V c.c. = 5 V
Faible puissance dissipée : ICC = 2 μA (max.) à Ta = 25 °C
Immunité élevée au bruit : VNIH = VNIL = 28 % V c.c. (min.)
La protection de mise hors tension est fournie sur toutes les entrées.
Délais de propagation équilibrés : tPLH ≈ tPHL
Large plage de tension d'utilisation : V c.c.(opr) = 2 à 5,5 V
Faible bruit : V = 0,8 V (max.)