74HC125D, 74HC, 14 broches SOIC

Le 74HC125D et le 74HC126D sont des quadruples mémoires tampon de bus CMOS haut débit, fabriquées avec la technologie C2MOS à porte de silicium. Ils permettent d'obtenir un fonctionnement haut débit similaire à un LSTTL équivalent, tout en conservant la faible puissance dissipée du CMOS. Le 74HC125D nécessite de définir l'entrée de commande 3 états G sur haut pour placer la sortie à l'état d'impédance élevée, tandis que le 74HC126D nécessite de définir l'entrée de commande sur bas pour placer la sortie à l'état d'impédance élevée. Toutes les entrées sont équipées de circuits de protection contre les décharges statiques ou une tension transitoire excessive

Haut débit : tpd = 10 ns (typ.) à V c.c. = 6 V
Faible puissance dissipée : ICC = 4 μA (max.) à Ta = 25 °C
Délais de propagation équilibrés : tPLH ≈ tPHL
Large plage de tension d'utilisation : V c.c.(opr) = 2 à 6 V