Logique CMOS basse tension Boîtier contenant une porte Tension d'utilisation : 1,65 à 5,5 V Compatibilité : Entrée LVTTL/TTL, Sortie LVCMOS Les performances de verrouillage dépassent 100 mA conformément à JESD 78 classe II La protection ESD dépasse JESD 22
Famille 74LVC
Attribut
Valeur
Fonction logique
AND
Type de montage
CMS
Nombre d'éléments
1
Nombre d'entrées par porte
2
Entrée de trigger de Schmitt
Non
Type de boîtier
SOT-553
Nombre de broches
5
Famille logique
LVC
Type d'entrée
Différentiel
Tension d'alimentation fonctionnement maximum
5,5 V
Courant de sortie niveau haut maximum
-4mA
Délai de propagation maximum @ capacité de charge maximum