Translateur de niveau de tension AEC-Q100 onsemi Mémoire tampon 135 ns 1 14 broches TSSOP

Prix dégressifs sur quantité

Sous-total (1 paquet de 25 unités)*

6,375 €

HT

7,65 €

TTC

Add to Basket
Sélectionner ou entrer la quantité
Temporairement en rupture de stock
  • 2 275 unité(s) prête(s) à être expédiée(s) d'un autre centre de distribution
Besoin de plus? Cliquez sur " Vérifier les dates de livraison " pour plus de détails

Unité
Prix par unité
le paquet*
25 - 750,255 €6,38 €
100 - 2250,22 €5,50 €
250 +0,191 €4,78 €

*Prix donné à titre indicatif

Options de conditionnement :
Code commande RS:
186-8432
Référence fabricant:
MC74HC125ADTR2G
Marque:
onsemi
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout

Marque

onsemi

Type de direction

Uni-Directionnel

Type de produit

Translateur de niveau de tension

Famille logique

HC

Délai de propagation maximum @ CL

135ns

Type de montage

Surface

Type de Boitier

TSSOP

Nombre d'éléments par circuit

1

Nombre de broches

14

Type de sortie

3 états

Fonction logique

Mémoire tampon

Tension maximale de sortie niveau bas

7.8mA

Tension d'alimentation minimum

2V

Courant maximum de sortie niveau haut

7.8mA

Translateur

Mémoire tampon

Tension d'alimentation maximum

6V

Température minimum de fonctionnement

-55°C

Température d'utilisation maximum

125°C

Longueur

5.1mm

Série

MC74HC125

Normes/homologations

No

Hauteur

1.05mm

Standard automobile

AEC-Q100

CMOS à porte en silicone hautes performances Le MC74HC125A et le MC74HC126A sont identiques aux modèles LS125 et LS126. Les entrées de l'appareil sont compatibles avec les sorties CMOS standard, avec des résistances pullup, elles sont compatibles avec les sorties LSTTL. Les tampons non inverseurs HC125A et HC126A sont conçus pour être utilisés avec des pilotes d'adresses mémoire à 3 états, des pilotes d'horloge et d'autres systèmes orientés bus. Les dispositifs ont quatre sorties séparées qui sont actives-basses (HC125A) ou actives-élevées (HC126A).

Capacité d'entraînement de sortie : 15 charges LSTTL

Sorties Interface directe avec CMOS, NMOS et TTL

Plage de tension de fonctionnement : 2,0 à 6,0 V.

Courant d'entrée faible : 1,0 mA

Caractéristique d'immunité à haut bruit des périphériques CMOS

Complexité de la puce : 72 FET ou 18 Gates équivalentes

Nos clients ont également consulté