AEC-Q100 Série vers parallèle 74HCT 8 bit TSSOP 16 broches

Les 74HC595-Q100, 74HCT595-Q100 sont des circuits Si-gate CMOS haute vitesse compatibles au niveau des broches avec les circuits TTL Schottky faible consommation (LSTTL). Ils sont spécifiés en conformité avec la norme JEDEC standard n° 7A. Les 74HC595-Q100, 74HCT595-Q100 sont des registres à décalage série en 8 étapes série, avec un registre de stockage et des sorties 3 états. Les registres sont dotés d'horloges séparées. Les données sont décalées via la transition positive de l'entrée d'horloge du registre à décalage (SHCP). Les données dans chaque registre sont transférées vers le registre de stockage sur un transition positive de l'entrée d'horloge du registre de stockage (STCP).

Certification de produit pour l'automobile conformément à la norme AEC-Q100 (classe 1)
Entrée série 8 bits
Sortie parallèle ou série 8 bits
Registre de stockage avec sorties 3 états
Registre à décalage avec
fréquence de décalage de 100 MHz (typique) directe