Puce mémoire SRAM CMS Infineon 1Mbit 64 k x 16 bits SOJ 44 broches

Ce dispositif est doté d'une fonction de mise hors tension automatique qui réduit de manière significative la consommation lorsqu'il est désélectionné. Les broches d'entrée et de sortie (E/S0 à E/S15) sont placées dans un état d'impédance élevée lorsque le dispositif est désélectionné (CE HIGH), les sorties sont désactivées (OE HIGH), BHE et BLE sont désactivées (BHE, BLE HIGH) ou pendant une opération d'écriture (CE LOW et WE LOW). Écrire sur le dispositif en prenant les entrées d'activation de circuit (CE) et d'activation d'écriture (WE) LOW. Si l'activation faible octet (BLE) est BASSE, les données des broches d'E/S (E/S0 à E/S7) sont écrites dans l'emplacement spécifié sur les broches d'adresse (A0 à A15). Si l'activation d'octet haut (BHE) est FAIBLE, les données des broches d'E/S (E/S8 à E/S15) sont écrites dans l'emplacement spécifié sur les broches d'adresse (A0 à A15).