SDRAM, W972GG6KB25I, 2Gbit, 800MHz, 1,7 à 1,9 V, WBGA 84 broches DDR2
- Code commande RS:
- 188-2835
- Référence fabricant:
- W972GG6KB25I
- Marque:
- Winbond
Actuellement indisponible
Nous ne savons pas si cet article sera de nouveau disponible. RS a l'intention de le retirer de son assortiment sous peu.
- Code commande RS:
- 188-2835
- Référence fabricant:
- W972GG6KB25I
- Marque:
- Winbond
Caractéristiques techniques
Documentation technique
Législation et Conformité
Détail produit
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout | Attribut | Valeur |
|---|---|---|
| Marque | Winbond | |
| Taille mémoire | 2Gbit | |
| Configuration | 256M x 8 bits | |
| Classe SDRAM | DDR2 | |
| Débit de données | 800MHz | |
| Largeur de bus de données | 16bit | |
| Largeur de bus d'adresse | 17bit | |
| Nombre de bits par mot | 8bit | |
| Temps d'accès aléatoire maximum | 0.4ns | |
| Nombre de mots | 256M | |
| Type de montage | CMS | |
| Type de boîtier | WBGA | |
| Nombre de broches | 84 | |
| Dimensions | 12.6 x 8.1 x 0.6mm | |
| Hauteur | 0.6mm | |
| Longueur | 12.6mm | |
| Température de fonctionnement minimum | -40 °C | |
| Tension d'alimentation de fonctionnement minimum | 1,7 V | |
| Tension d'alimentation fonctionnement maximum | 1,9 V | |
| Largeur | 8.1mm | |
| Température d'utilisation maximum | +95 °C | |
| Sélectionner tout | ||
|---|---|---|
Marque Winbond | ||
Taille mémoire 2Gbit | ||
Configuration 256M x 8 bits | ||
Classe SDRAM DDR2 | ||
Débit de données 800MHz | ||
Largeur de bus de données 16bit | ||
Largeur de bus d'adresse 17bit | ||
Nombre de bits par mot 8bit | ||
Temps d'accès aléatoire maximum 0.4ns | ||
Nombre de mots 256M | ||
Type de montage CMS | ||
Type de boîtier WBGA | ||
Nombre de broches 84 | ||
Dimensions 12.6 x 8.1 x 0.6mm | ||
Hauteur 0.6mm | ||
Longueur 12.6mm | ||
Température de fonctionnement minimum -40 °C | ||
Tension d'alimentation de fonctionnement minimum 1,7 V | ||
Tension d'alimentation fonctionnement maximum 1,9 V | ||
Largeur 8.1mm | ||
Température d'utilisation maximum +95 °C | ||
Le W972GG6KB est une SDRAM DDR2 de 2 bits, et la vitesse impliquant -18, -25/25I et -3/-3I.
Architecture à double vitesse de transmission : deux transferts de données par cycle d'horloge
Latence CAS : 3, 4, 5, 6 et 7
Longueur du train d'ondes : 4 et 8
Strobes de données différentielles bidirectionnels (DQS et /DQS) transmis ou reçus avec des données
Bord aligné avec lecture de données et centre aligné avec écriture de données
DLL aligne les transitions DQ et DQS avec l'horloge
Entrées d'horloge différentielle (CLK et /CLK)
Masques de données (DM) pour écriture de données
Les commandes entrées sur chaque bord CLK positif, les données et le masque de données sont référencées aux deux bords de /DQS
Latence additive programmable /CAS prise en charge pour rendre l'efficacité du bus de commande et de données
Latence de lecture = latence additive plus latence CAS (RL = AL + CL)
Réglage de l'impédance du pilote hors puce (OCD) et terminaison intégrée (ODT) pour une meilleure qualité de signal
Fonctionnement de la précharge automatique pour lire et écrire des trains d'ondes
Modes actualisation automatique et autoactualisation
Mise hors tension préchargée et mise hors tension active
Masque de données d'écriture
Latence d'écriture = latence de lecture - 1 (WL = RL - 1)
Interface : SSTL_18
Latence CAS : 3, 4, 5, 6 et 7
Longueur du train d'ondes : 4 et 8
Strobes de données différentielles bidirectionnels (DQS et /DQS) transmis ou reçus avec des données
Bord aligné avec lecture de données et centre aligné avec écriture de données
DLL aligne les transitions DQ et DQS avec l'horloge
Entrées d'horloge différentielle (CLK et /CLK)
Masques de données (DM) pour écriture de données
Les commandes entrées sur chaque bord CLK positif, les données et le masque de données sont référencées aux deux bords de /DQS
Latence additive programmable /CAS prise en charge pour rendre l'efficacité du bus de commande et de données
Latence de lecture = latence additive plus latence CAS (RL = AL + CL)
Réglage de l'impédance du pilote hors puce (OCD) et terminaison intégrée (ODT) pour une meilleure qualité de signal
Fonctionnement de la précharge automatique pour lire et écrire des trains d'ondes
Modes actualisation automatique et autoactualisation
Mise hors tension préchargée et mise hors tension active
Masque de données d'écriture
Latence d'écriture = latence de lecture - 1 (WL = RL - 1)
Interface : SSTL_18