Inverseur CMOS AEC-Q100 1 onsemi Sextuple inverseur/mémoire tampon Asymétrique 16 broches SOIC

Les tampons hexagonaux pour onduleurs/tampons hexagonaux MC14049B et les tampons hexagonaux non inverseurs MC14050B sont construits avec des dispositifs en mode canal P MOS et en mode d'amélioration N-Channel dans une structure monolithique unique. Ces dispositifs MOS complémentaires trouvent l'utilisation principale où une faible dissipation de puissance et/ou une immunité élevée contre le bruit est souhaitée. Ces dispositifs fournissent la conversion de niveau logique en utilisant une seule tension d'alimentation, VDD. Le niveau élevé du signal d'entrée (VIH) peut dépasser la tension d'alimentation VDD pour les conversions de niveau logique. Deux charges TTL/DTL peuvent être pilotées lorsque les dispositifs sont utilisés comme convertisseur CMOS-TTL/DTL (VDD = 5,0 V, VOL< = 0,4 V, IOL> = 3,2 mA).

Courants de source et de puits élevés