Mémoire flash, 256Mbit, 32M x 8 bits, Quadruple SPI, WSON, 8 broches

La famille FL-L se connecte à un système hôte via une interface de périphérique série (SPI). L'entrée et la sortie série SPI simple bits traditionnelles (E/S simple ou SIO) sont prises en charge, ainsi que les commandes en option à deux bits (E/S double ou DIO) et quatre bits de large Quad I/O (Qio) et Quad Peripheral Interface (QPI). En outre, il existe des commandes de lecture à double débit de données (DDR) pour les qio et les QPI qui transfèrent l'adresse et lisent les données sur les deux bords de l'horloge. L'architecture est dotée d'un tampon de programmation de page qui permet de programmer jusqu'à 256 octets en une seule opération et fournit un secteur individuel de 4 ko, un demi-bloc de 32 ko, un bloc de 64 ko ou un effacement complet de la puce. En utilisant des dispositifs de la famille FL-L à des fréquences d'horloge plus élevées prises en charge, avec des commandes Quad, la vitesse de transfert de lecture d'instruction peut correspondre ou dépasser l'interface parallèle traditionnelle, les mémoires Flash NOR asynchrones, tout en réduisant considérablement le nombre de signaux. Les produits de la famille FL-L offrent des densités élevées couplées à la flexibilité et aux performances rapides requises par une grande variété d'applications mobiles ou intégrées. Fournit une solution de stockage idéale pour les systèmes à espace limité, les connexions de signal et l'alimentation.