Mémoire flash, SPI NOR, 256 Mo Infineon 14.5 ns, 24 broches, BGA

Cette famille de dispositifs se connecte à un système hôte via un SPI. L'entrée et la sortie série SPI simples traditionnelles (E/S ou SIO simples) sont prises en charge, ainsi que les commandes série en option à deux bits (E/S ou DIO doubles) et quatre bits (E/S quadruple ou qio). Cette interface à plusieurs largeurs est appelée SPI Multi-I/O ou MIO. En outre, la famille FL-S ajoute la prise en charge des commandes de lecture DDR pour SIO, DIO et qio qui transfèrent des adresses et des données sur les deux bords de l'horloge. L'architecture Eclipse est dotée d'un tampon de programmation de page qui permet de programmer jusqu'à 128 mots (256 octets) ou 256 mots (512 octets) en une seule opération, ce qui permet une programmation et un effacement plus faster que les algorithmes SPI ou d'effacement de génération précédente. L'exécution de code directement à partir de la mémoire Flash est souvent appelée Execute-In-Place ou XIP. En utilisant des dispositifs FL-S à des fréquences d'horloge plus élevées prises en charge, avec des commandes qio ou DDR-qio, la vitesse de transfert de lecture d'instructions peut correspondre ou dépasser l'interface parallèle traditionnelle, les mémoires flash NOR asynchrones tout en réduisant considérablement le nombre de signaux. Les produits S25FL128S et S25FL256S offrent des densités élevées couplées avec la flexibilité et des performances rapides requises par une grande variété d'applications intégrées. Ils sont parfaits pour l'observation de code, le XIP et le stockage de données.