Mémoire flash, CFI, SPI NOR, 512 Mo Infineon 14.5 ns, 24 broches, BGA 4

Ce dispositif se connecte à un système hôte via une interface de périphérique série (SPI). L'entrée et la sortie série SPI simples traditionnelles (SingleI/O ou SIO) sont prises en charge, ainsi que les commandes série en option à deux bits (Dual I/O ou DIO) et quatre bits (Quad I/O ou Qio). Cette interface multilargeur est appelée SPI Multi-I/O ou MIO. En outre, la famille FL-S ajoute la prise en charge des commandes de lecture à double débit de données (DDR) pour SIO, DIO et qio qui transfèrent des adresses et lisent des données sur les deux bords de l'horloge. L'architecture Eclipse est dotée d'un tampon de programmation de page qui permet de programmer jusqu'à 256 mots (512 octets) en une seule opération, ce qui permet une programmation et un effacement plus faster que les algorithmes SPI ou d'effacement de génération précédente. L'exécution de code directement à partir de la mémoire Flash est souvent appelée Execute-In-Place ou XIP. En utilisant des dispositifs FL-S à des fréquences d'horloge plus élevées prises en charge, avec des commandes qio ou DDR-qio, la vitesse de transfert de lecture d'instructions peut correspondre ou dépasser l'interface parallèle traditionnelle, des mémoires Flash NOR asynchrones, tout en réduisant considérablement le nombre de signaux. Le produit S25FL512S offre des densités élevées couplées avec la flexibilité et des performances rapides requises par une grande variété d'applications intégrées. Il est idéal pour l'observation de code, le XIP et le stockage de données.