Puce mémoire SRAM CMS Infineon 1Mbit 128 k x 8 bits SOJ 32 broches

L'extension de mémoire facile est fournie par un LOW Chip Activy (CE) actif, un LOW Output Activée (OE) actif et des drivers à trois états. Ce dispositif est doté d'une fonction de mise hors tension automatique qui réduit considérablement la consommation électrique lorsqu'il est désélectionné. L'écriture sur le dispositif est réalisée en prenant les entrées d'activation de puce (CE) et d'activation d'écriture (WE) LOW. Les données sur les huit broches d'E/S (E/S0 à E/S7) sont ensuite écrites dans l'emplacement spécifié sur les broches d'adresse (A0 à A16). Le relevé du dispositif est effectué en prenant l'activation de circuit (CE) et l'activation de sortie (OE) BAS tout en forçant l'activation d'écriture (WE) HAUT. Dans ces conditions, le contenu de l'emplacement de mémoire spécifié par les broches d'adresse apparaît sur les broches d'E/S. Les huit broches d'entrée/sortie (E/S0 à E/S7) sont placées dans un état d'impédance élevée lorsque le dispositif est désélectionné (CE HIGH), les sorties sont désactivées (OE HIGH), ou pendant une opération d'écriture (CE LOW, et WE LOW). Les boîtiers CY7C1018DV33/CY7C1019DV33 sont disponibles en SOJ moulé large 32 broches 400 Mil sans plomb, TSOP II 32 broches et VFBGA 48 billes.