SDRAM Micron, 2 Go Montage en surface 16 bit 95 °C 0 °C 96 broches, FBGA
- Code commande RS:
- 696-929
- Référence fabricant:
- MT41J128M16JT-125:K
- Marque:
- Micron
Sous-total (1 unité)*
1,78 €
HT
2,14 €
TTC
Informations sur le stock actuellement indisponibles. - Veuillez vérifier plus tard
Unité | Prix par unité |
|---|---|
| 1 + | 1,78 € |
*Prix donné à titre indicatif
- Code commande RS:
- 696-929
- Référence fabricant:
- MT41J128M16JT-125:K
- Marque:
- Micron
Caractéristiques techniques
Documentation technique
Législation et Conformité
Détail produit
Recherchez des produits similaires en sélectionnant un ou plusieurs attributs.
Sélectionner tout | Attribut | Valeur |
|---|---|---|
| Marque | Micron | |
| Taille de la mémoire | 2Go | |
| Type de produit | SDRAM | |
| Largeur de bus de données | 16bit | |
| Nombre de bits par mot | 16 | |
| Fréquence d'horloge maximum | 800MHz | |
| Type de montage | Montage en surface | |
| Type de Boitier | FBGA | |
| Nombre de broches | 96 | |
| Température minimum de fonctionnement | 0°C | |
| Température d'utilisation maximum | 95°C | |
| Longueur | 14mm | |
| Hauteur | 1.2mm | |
| Normes/homologations | RoHS | |
| Largeur | 8mm | |
| Série | MT41J | |
| Tension d'alimentation maximum | 1.575V | |
| Standard automobile | Non | |
| Tension d'alimentation minimum | 1.425V | |
| Sélectionner tout | ||
|---|---|---|
Marque Micron | ||
Taille de la mémoire 2Go | ||
Type de produit SDRAM | ||
Largeur de bus de données 16bit | ||
Nombre de bits par mot 16 | ||
Fréquence d'horloge maximum 800MHz | ||
Type de montage Montage en surface | ||
Type de Boitier FBGA | ||
Nombre de broches 96 | ||
Température minimum de fonctionnement 0°C | ||
Température d'utilisation maximum 95°C | ||
Longueur 14mm | ||
Hauteur 1.2mm | ||
Normes/homologations RoHS | ||
Largeur 8mm | ||
Série MT41J | ||
Tension d'alimentation maximum 1.575V | ||
Standard automobile Non | ||
Tension d'alimentation minimum 1.425V | ||
- Pays d'origine :
- TW
La SDRAM DDR3 de Micron utilise une architecture à double débit de données pour obtenir un fonctionnement à haut débit. L'architecture à double débit de données est une architecture 8-n-prefetch avec une interface conçue pour transférer deux mots de données par cycle d'horloge aux broches d'E/S. Une seule opération de lecture ou d'écriture pour la SDRAM DDR3 se compose effectivement d'un seul transfert de données à quatre cycles de quatre heures de largeur de 8 n bits sur le noyau DRAM interne et de huit transferts de données correspondants à largeur de n bits, d'un demi-cycle d'horloge sur les broches d'E/S.
Température de rafraîchissement automatique
Rafraîchissement automatique automatique
Registre polyvalent
Conformité RoHS